Please use this identifier to cite or link to this item: http://monografias.ufrn.br/handle/123456789/8746
Title: Projeto e implementação de um acelerador de arquitetura reconfigurável
Authors: Silveira, Ronaldo de Figueiredo
Keywords: Acelerador;Arquitetura Reconfigurável;Arquitetura de Computadores
Issue Date: 10-Jun-2019
Publisher: Universidade Federal do Rio Grande do Norte
Citation: SILVEIRA, Ronaldo de Figueiredo. Projeto e implementação de um acelerador de arquitetura reconfigurável. 2019. 38 f. TCC (Graduação) - Curso de Ciência da Computação, Departamento de Informática e Matemática Aplicada, Universidade Federal do Rio Grande do Norte, Natal, 2019.
Portuguese Abstract: Na área da Ciência da Computação desempenho é uma característica buscada com afinco tanto em software quanto em hardware. Para tal, são realizados estudos de estruturas de dados, heurísticas, metaheurísticas, atualizações de linguagens, compiladores e softwares que buscam a melhoria do desempenho no nível lógico. Além dessas, também existem, no campo, atualização, pesquisa e desenvolvimento de hardware cada vez mais eficiente. Diminuição do tamanho dos transistores, maior quantidade de núcleos e suporte a sistemas multithread são exemplos de avanços alcançados nessa área. Também, nessa visão, foi criado o Array Reconfigurável, um acelerador que utiliza o paradigma de arquiteturas reconfiguráveis. Tal array consiste em uma série de unidades lógicas e aritméticas (ULAs), multiplicadores e unidades de acesso à memória paralelizados, com o intuito de tornar a execução de diversos tipos de aplicações mais eficiente. Neste contexto, esse trabalho consiste na pesquisa, projeto e implementação de um Array de Arquitetura Reconfigurável, para a aceleração da execução de aplicações de propósito geral, utilizando a linguagem de descrição de hardware VHDL para a simulação do sistema criado. Serão investigadas diferentes arquiteturas do acelerador, em seguida, será proposto um projeto arquitetural que será implementado, validado e testado
Abstract: In the field of Computer Science performance is a hard-sought feature for both software and hardware. For so, there are studies of data types, heuristics, metaheuristics, language updates, compilers and softwares that seek to improve the performance at the logical level. In addition to those, also exists updates, research and development of increasingly efficient hardware. Decreasing the size of transistors, greater number of cores and multithread support are examples of advances achieved in this area. Also, in this view, the Reconfigurable Array was created, an accelerator that uses the reconfigurable architecture paradigm. Such array consists in a series of parallel aritmetic and logic units (ALUs), multipliers and memory access units, in order to make several sorts of applications more efficient. In this context, this work consits on the research, project and implementation of a Reconfigurable Architecture Array, to accelerate the execution of general purpose applications, using the hardware description language VHDL to simulate the created system. Differentt accelerator architectures will be investigated, then an architectural design will be proposed, implemented, validated and tested.
URI: http://monografias.ufrn.br/handle/123456789/8746
Other Identifiers: 20170008303
Appears in Collections:Ciência da Computação

Files in This Item:
File Description SizeFormat 
ProjetoImplementacaoArquiteturaReconfiguravel_Silveira_2019.pdf988.49 kBAdobe PDFThumbnail
View/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.