Please use this identifier to cite or link to this item: http://monografias.ufrn.br/handle/123456789/7667
Title: Projeto e Implementação de um Field-Programmable Gate Array (FPGA)
Authors: Tavares, Yang Azevedo
Keywords: Arquiteturas reconfiguráveis;Síntese de circuito;Memória SRAM;Circuito Reconfigurável - Field Programmable Gate Array;Implementação - Desenvolvimento do circuito
Issue Date: 2018
Publisher: Universidade Federal do Rio Grande do Norte
Citation: TAVARES, Yang Azevedo. Projeto e Implementação de um Field-Programmable Gate Array (FPGA). 2018. 82f. Trabalho de Conclusão de Curso (Graduação em Engenharia da Computação) - Departamento de Engenharia de Computação e Automação, Universidade Federal do Rio Grande do Norte, Natal, 2018.
Portuguese Abstract: Este trabalho apresenta o desenvolvimento de um FPGA do tipo ilha com memória SRAM, envolvendo todas as informações necessárias e os passos requeridos na implementação em hardware, configuração por bitstream e alternativas de projeto para facilitar o esforço da realização do circuito como um todo, de um ponto de vista acadêmico. Para alcançar produtos no estado da arte, FPGAs comerciais podem demandar uma grande equipe, grande tempo de implementação e alto custo de mão de obra. Em contraste, ao se tomar o desafio de construir um FPGA com um número reduzido de pesquisadores, o desenvolvimento da arquitetura e tamanho são focados na prova de conceito. Resultados obtidos a partir desta metodologia podem ser usados como referência para a implementa- ção de outras arquiteturas comumente utilizadas, assim também para novas configurações de FPGA ou aprimoramentos de circuito.
Abstract: This work presents the development of a custom SRAM island-style FPGA, covering the information needed and the steps involved in hardware implementation, bitstream configuration and design alternatives to facilitate the overall implementation effort from an academic point of view. To achieve state of the art products, commercial FPGAs can employ a large team, a high time-to-market, and high non-recurring engineering costs. In contrast, by taking the challenge of building a custom FPGA with a small team of researchers, the development of a custom architecture and size focuses on the proof of concept. Results from this baseline methodology can be used for benchmarking against the development of other commonly used architectures, as well as for new FPGA configurations or circuit enhancements.
URI: http://monografias.ufrn.br/jspui/handle/123456789/7667
Other Identifiers: 20170155935
Appears in Collections:Engenharia de Computação

Files in This Item:
File Description SizeFormat 
yang_tavares_TCC.pdfTrabalho de Conclusão de Curso sobre FPGA. Yang Azevedo Tavares.4.87 MBAdobe PDFThumbnail
View/Open


This item is licensed under a Creative Commons License Creative Commons