Please use this identifier to cite or link to this item: http://monografias.ufrn.br/handle/123456789/5402
Title: Sistema multiprocessado MIPS em VHDL
Other Titles: MIPS Multiprocessing System in VHDL
Authors: Cardoso, Elisio Breno Garcia
Keywords: Sistema Multiprocessado;MIPS;Pipeline;VHDL
Issue Date: 24-Nov-2017
Publisher: Universidade Federal do Rio Grande do Norte
Citation: CARDOSO, Elisio Breno Garcia.Sistema multiprocessado MIPS em VHDL. 2017. 62 f. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação). Departamento de Informática e Matemática Aplicada. Universidade Federal do Rio Grande do Norte. Natal, 2017.
Portuguese Abstract: Segundo a Lei de Moore, a capacidade de integração de transistores dobra a cada 18 meses. Essa previsão permitiu o aumento da complexidade em projetos dos sistemas embarcados e o surgimento dos sistemas em chip, em que todos os componentes básicos de um computador são integrados num único chip. A redução da área necessária para condensar bilhões de transistores num único chip permitiu um avanço com o surgimento dos sistemas multiprocessados em um único chip (MPSoC - Multiprocessor System on Chip). Nessa abordagem, vários processadores (núcleos) estão presentes dentro de um mesmo chip. Este trabalho descreve o projeto e desenvolvimento em VHDL de um sistema multiprocessado com 2 núcleos baseados no MIPS Pipeline com 5 estágios com um conjunto de instruções reduzido. Os resultados apresentam uma avaliação de diferentes aspectos de hardware relacionados à área, memória, desempenho, comunicação, dentre outros.
URI: http://monografias.ufrn.br/jspui/handle/123456789/5402
Other Identifiers: 2012912339
Appears in Collections:Ciência da Computação

Files in This Item:
File Description SizeFormat 
SistemaMultiprocessado_Cardoso_2017.pdfMonografia1.31 MBAdobe PDFThumbnail
View/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.